veriflow-cc
AgenteGitHubAttivoPython
VeriFlow-CC: A Claude Code-driven RTL design pipeline. Automates Chip-on-Chat from architecture to synthesis (iVerilog/Yosys) using a stateful, zero-dependency LLM orchestration skill. Features sub-agent nesting for code gen and behavioral-driven verification.
Provenienza della descrizione: Fonte originale
Misurato: 20 ott 2026 · 68 osservazioni
Domini & Utilizzi
- Domini
- Agenti, skill e MCP
- Utilizzi
- Flussi di lavoro
Verifica alla fonte
Verifica compatibilità e requisiti nella documentazione ufficiale.
https://github.com/bjwanneng/veriflow-ccClassificazioni
- Natura
- Strumento
Storico delle misure
Le letture confrontabili sono raggruppate per segnale e unità.
Stelle
55stelle · 20 ott 2026
+1 (+1,9 %)dal 14 ott 2026
Valori esatti · 7 rilevazioni
| Misurato | stelle | Variazione |
|---|---|---|
| 55 | 0 | |
| 55 | +1 | |
| 54 | 0 | |
| 54 | 0 | |
| 54 | 0 | |
| 54 | 0 | |
| 54 | · |