Le descrizioni degli strumenti sono in inglese.

veriflow-cc — scheda e storico dello strumento

VeriFlow-CC: A Claude Code-driven RTL design pipeline. Automates Chip-on-Chat from architecture to synthesis (iVerilog/Yosys) using a stateful, zero-dependency LLM orchestration skill. Features sub-agent nesting for code gen and behavioral-driven verification.

Attivo

Fonte canonica ↗

Linguaggio
Python
Creazione
Ultima attività
Argomenti
  • ai-agents
  • chip-design
  • claude-code-skill
  • claude-code-skills
  • degital-design
  • digital
  • eda-automator
  • hdl
  • iverilog
  • llm-agents
  • rtl-design
  • verilog
  • yosys

Misurazione attuale

50stelle GitHub+1 (+2.0 %)
crescita misurata

Momentum uses available readings from the last 7 days: measured with at least two comparable readings, estimated otherwise.

Storico delle rilevazioni

90 giorni · 90 rilevazioni massime
DataValoreMetrica
50stelle GitHub
50stelle GitHub
50stelle GitHub
50stelle GitHub
50stelle GitHub
49stelle GitHub
48stelle GitHub
45stelle GitHub
45stelle GitHub
45stelle GitHub
45stelle GitHub
45stelle GitHub
44stelle GitHub
44stelle GitHub
43stelle GitHub
43stelle GitHub
42stelle GitHub
42stelle GitHub
42stelle GitHub
42stelle GitHub
42stelle GitHub
42stelle GitHub

Classificazioni

Ambiti
Tipo
Agenti
Utilizzi