rtl-skills
其他GitHub休眠SystemVerilog
Claude Code skills & agents that automate a full RTL/Verilog design flow - architecture, RTL coding, lint, simulation, self-checking testbenches, regression, debug, Vivado synthesis, and docs - driven from a one-page IP spec.
描述来源: 原始来源
测量时间: 2026年10月21日 · 69 次观测
领域 & 用途
- 领域
- 智能体、技能与 MCP
- 用途
- 代码助手
到信息源核实
请在官方文档中核实兼容性和前提条件。
https://github.com/phamcuong21478/rtl-skills分类
- 类型
- 工具
测量历史
可比较的读数按信号和单位分组。
星标
18星标 · 2026年10月21日
+2 (+12.5 %)自 2026年10月15日 起
精确数值 · 7 次测量
| 测量时间 | 星标 | 变化 |
|---|---|---|
| 18 | 0 | |
| 18 | +1 | |
| 17 | +1 | |
| 16 | 0 | |
| 16 | 0 | |
| 16 | 0 | |
| 16 | · |