veriflow-cc

エージェントGitHub活動中Python

VeriFlow-CC: A Claude Code-driven RTL design pipeline. Automates Chip-on-Chat from architecture to synthesis (iVerilog/Yosys) using a stateful, zero-dependency LLM orchestration skill. Features sub-agent nesting for code gen and behavioral-driven verification.

説明の出典: 元のソース

正規ソースを開く

測定日: 2026/10/20 · 68 観測

分野 & 用途

分野: エージェント・スキル・MCP
用途: ワークフロー

情報源で確認

互換性と前提条件は公式ドキュメントで確認してください。

https://github.com/bjwanneng/veriflow-cc

測定履歴

比較可能な測定値をシグナルと単位ごとにまとめています。

スター

55スター · 2026/10/20

+13 (+31 %)2026/08/11 から

正確な値 · 68 件の測定

測定日	スター	変化
2026/10/20	55	0
2026/10/19	55	+1
2026/10/18	54	0
2026/10/17	54	0
2026/10/16	54	0
2026/10/15	54	0
2026/10/14	54	+1
2026/10/13	53	0
2026/10/12	53	+1
2026/10/11	52	0
2026/10/10	52	0
2026/10/09	52	0
2026/10/08	52	0
2026/10/07	52	0
2026/10/06	52	0
2026/10/05	52	0
2026/10/04	52	+1
2026/10/03	51	0
2026/10/02	51	0
2026/10/01	51	-1
2026/09/30	52	0
2026/09/29	52	0
2026/09/28	52	0
2026/09/27	52	0
2026/09/26	52	0
2026/09/25	52	0
2026/09/24	52	+1
2026/09/23	51	0
2026/09/22	51	0
2026/09/20	51	0
2026/09/19	51	0
2026/09/18	51	0
2026/09/17	51	0
2026/09/16	51	0
2026/09/15	51	+1
2026/09/14	50	0
2026/09/13	50	0
2026/09/12	50	0
2026/09/11	50	0
2026/09/10	50	0
2026/09/09	50	0
2026/09/08	50	0
2026/09/07	50	0
2026/09/06	50	0
2026/09/05	50	0
2026/09/04	50	0
2026/09/02	50	0
2026/08/31	50	0
2026/08/30	50	0
2026/08/29	50	0
2026/08/28	50	+1
2026/08/27	49	+1
2026/08/26	48	+3
2026/08/25	45	0
2026/08/24	45	0
2026/08/23	45	0
2026/08/22	45	0
2026/08/21	45	+1
2026/08/20	44	0
2026/08/19	44	+1
2026/08/18	43	0
2026/08/17	43	+1
2026/08/16	42	0
2026/08/15	42	0
2026/08/14	42	0
2026/08/13	42	0
2026/08/12	42	0
2026/08/11	42	·

分野 & 用途

情報源で確認

分類

測定履歴