verilog-generator
SkillGitHubAttivoPython
Agent skill for Verilog-2001 RTL generation and FPGA design workflows.
Provenienza della descrizione: Fonte originale
Misurato: 18 ott 2026 · 51 osservazioni
Domini & Utilizzi
- Domini
- Agenti, skill e MCP
- Utilizzi
- Competenze per agenti
Installazione
git clone https://github.com/Eriemon/verilog-generator ~/.claude/skills/verilog-generatorVerifica alla fonte
Verifica compatibilità e requisiti nella documentazione ufficiale.
https://github.com/Eriemon/verilog-generatorClassificazioni
- Natura
- Strumento
Storico delle misure
Le letture confrontabili sono raggruppate per segnale e unità.
Stelle
318stelle · 18 ott 2026
+3 (+1 %)dal 12 ott 2026
Valori esatti · 7 rilevazioni
| Misurato | stelle | Variazione |
|---|---|---|
| 318 | +1 | |
| 317 | 0 | |
| 317 | +1 | |
| 316 | +1 | |
| 315 | 0 | |
| 315 | 0 | |
| 315 | · |