verilog-generator
SkillGitHubActifPython
Agent skill for Verilog-2001 RTL generation and FPGA design workflows.
Mesuré: 18 oct. 2026 · 51 observations
Domaines & Usages
- Domaines
- Agents, skills et MCP
- Usages
- Compétences d’agents
Installation
git clone https://github.com/Eriemon/verilog-generator ~/.claude/skills/verilog-generatorÀ vérifier à la source
Compatibilité et prérequis sont à vérifier dans la documentation officielle.
https://github.com/Eriemon/verilog-generatorClassifications
- Nature
- Outil
Historique des mesures
Les relevés comparables sont regroupés par signal et unité.
Étoiles
318étoiles · 18 oct. 2026
+3 (+1 %)depuis le 12 oct. 2026
Valeurs exactes · 7 relevés
| Mesuré | étoiles | Écart |
|---|---|---|
| 318 | +1 | |
| 317 | 0 | |
| 317 | +1 | |
| 316 | +1 | |
| 315 | 0 | |
| 315 | 0 | |
| 315 | · |