veriflow-cc
AgentGitHubActifPython
Pipeline RTL VeriFlow-CC piloté par Claude Code, automatisant la conception de puces de l'architecture à la synthèse avec iVerilog et Yosys.
Provenance de la description: Reformulé
Mesuré: 20 oct. 2026 · 68 observations
Domaines & Usages
- Domaines
- Agents, skills et MCP
- Usages
- Flux de travail
À vérifier à la source
Compatibilité et prérequis sont à vérifier dans la documentation officielle.
https://github.com/bjwanneng/veriflow-ccClassifications
- Nature
- Outil
Historique des mesures
Les relevés comparables sont regroupés par signal et unité.
Étoiles
55étoiles · 20 oct. 2026
+1 (+1,9 %)depuis le 14 oct. 2026
Valeurs exactes · 7 relevés
| Mesuré | étoiles | Écart |
|---|---|---|
| 55 | 0 | |
| 55 | +1 | |
| 54 | 0 | |
| 54 | 0 | |
| 54 | 0 | |
| 54 | 0 | |
| 54 | · |